卫知南“嘶”了一声，嘴里念叨着：“2.3V，超过阈值0.3V。这已经不是警告了，是警报。”
吕辰敲了一行命令，调出这条线的详细信息。
DB＞ DISPLAY CROSSTALK CLOCK_V1 CLK_OUT_4
屏幕上一行行数据跳出来：
SIGNAL: CLK_OUT_4
TYPE: CLOCK
ADJACENT_SIGNAL: DATA_BUS_7
TYPE: DATA
SPACING: 0.28mm
REQUIRED_SPACING: 0.50mm
COUPLING_CAPACITANCE: 0.38pF
XTALK_AMPLITUDE: 2.30V
THRESHOLD: 2.00V
STATUS: FAIL
万人敌凑过来看了一眼，摇了摇头。
“间距只有0.28毫米，要求是0.5毫米。两条线靠得太近，数据线翻转的时候，耦合电容在时钟线上感应出2.3V的毛刺。在TTL电平里，两伏就算高电平了。这个毛刺会被触发器误认为是有效时钟沿，导致系统不定时死机，而且极难复现。”
李工在笔记本上又写了一行：“得加大间距至0.50mm，中间插入地线隔离。”
吕辰把这个三级问题也记录到日志里。
进度条走到71%，屏幕上跳出一大片字符，一行一行往下滚。
WARNING: TIMING VIOLATION ON STORAGE_V1. A12 DELAY=23.4ns (REQUIRED 20.0ns)
WARNING: TIMING VIOLATION ON STORAGE_V1. D7 SETUP=1.2ns (REQUIRED 2.0ns)
WARNING: TIMING VIOLATION ON STORAGE_V1. CS PROP_DELAY=18.7ns (REQUIRED 15.0ns)
吕辰敲了一行命令，调出第一条时序违例的详细信息。
DB＞ DISPLAY TIMING STORAGE_V1 A12
屏幕上一行行数据跳出来：
NET: A12
FROM: MC_ADDR_DRIVER
TO: SRAM_08_ADDR_PIN
LENGTH: um
MIN_LENGTH: 9800um
DELAY_CALC: 23.4ns
DELAY_REQ: 20.0ns
SLACK: -3.4ns
STATUS: FAIL
万人敌把搪瓷缸子往桌上一墩，茶水溅出来几滴。
“这条地址线从存储控制器到远端芯片，走了微米，最短路径只有9800微米，绕了将近一倍。为了绕开那些电容电阻，自动布线器把关键路径绕远了。延迟超标3.4纳秒，时序收不住。”
李工在笔记本上写：“这个要手动拉直，得重新布局周围元件。”
卫知南在旁边补了一句：“不只这一条。存储板有好几条地址线和数据线都有类似问题。布线算法的目标函数是‘总连线长度最短’，不是‘单条关键路径延迟最小’。为了省几毫米的普通线，把关键路径绕远了。算法层面的问题。”
吕辰把这些警告一条一条地记录到日志里。
进度条走到89%。
这一次跳出来的虽然不算警告，但也不是好消息。
INFO: REFLECTION ON BACKPLANE_V1. TERM_MISMATCH. IMPEDANCE=135Ω (TARGET 120Ω)
吕辰调出详细信息。
DB＞ DISPLAY REFLECTION BACKPLANE_V1
NET: BACKPLANE_BUS_03
TERM_RESISTOR: 135Ω
TARGET_IMPEDANCE: 120Ω
DEVIATION: 12.5%
REFLECTION_COEFF: 0.059
STATUS: PASS (MARGINAL)
万人敌看了一眼：“终端匹配电阻选大了。135欧姆，目标是120欧姆。反射系数0.059，不算大，但在高频信号里会有影响。100兆赫兹以上的信号，这种反射会累积，造成信号质量下降。”
李工在笔记本上写：“这个要更换电阻，控制在±5%以内。”
进度条走到95%，97%，97%，屏幕上的字符猛地一刷，整屏绿色。
SIMULATION COMPLETED.
这章没有结束，请点击下一页继续阅读！
喜欢四合院：我是雨水表哥请大家收藏：(m.xtyxsw.org)四合院：我是雨水表哥天悦小说网更新速度全网最快。